

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : **2003-318443**

(43)Date of publication of application : **07.11.2003**

(51)Int.Cl.

H01L 33/00  
H01L 21/205

(21)Application number : **2002-120576**

(71)Applicant : **SHARP CORP**

(22)Date of filing : **23.04.2002**

(72)Inventor : **KOIDE NORIKATSU**

**HATA TOSHIO**

**FUDETA MAYUKO**


**KIMURA HIROAKI**

## (54) NITRIDE BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS FABRICATING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a nitride based semiconductor light emitting element, and its fabricating method, in which external light extraction efficiency can be enhanced while lowering the driving voltage of the element.

SOLUTION: The nitride based semiconductor light emitting element comprises a reflective layer formed on a supporting substrate, a p-type nitride based semiconductor layer, a light emitting layer and an n-type nitride based semiconductor layer formed sequentially on the reflective layer wherein irregularities are formed on the light extraction surface located above the n-type nitride based semiconductor layer. Its fabricating method is also provided.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2003-318443  
(P2003-318443A)

(43) 公開日 平成15年11月7日 (2003.11.7)

| (51) Int.Cl. <sup>7</sup> | 識別記号 | F I           | テーマコード <sup>*</sup> (参考) |
|---------------------------|------|---------------|--------------------------|
| H 0 1 L 33/00             |      | H 0 1 L 33/00 | C 5 F 0 4 1              |
| 21/205                    |      | 21/205        | 5 F 0 4 5                |

審査請求 未請求 請求項の数10 O L (全 12 頁)

(21) 出願番号 特願2002-120576 (P2002-120576)

(22) 出願日 平成14年4月23日 (2002.4.23)

(71) 出願人 000003049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 小出 典克

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 幡 俊雄

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74) 代理人 100064746

弁理士 深見 久郎


最終頁に続く

(54) 【発明の名称】 窒化物系半導体発光素子およびその製造方法

(57) 【要約】

【課題】 光の外部取り出し効率を向上させ、かつ素子の駆動電圧を低減させることのできる窒化物系半導体発光素子およびその製造方法を提供する。

【解決手段】 支持基板上に形成された反射層と反射層上方に順次積層されたp型窒化物系半導体層、発光層およびn型窒化物系半導体層とを含む窒化物系半導体発光素子であって、上記n型窒化物系半導体層上方に位置する光取り出し面に凹凸が形成されている窒化物系半導体発光素子およびその製造方法であることを特徴とする。



## 【特許請求の範囲】

【請求項1】 支持基板上に形成された反射層と、反射層上方に順次積層されたp型窒化物系半導体層、発光層およびn型窒化物系半導体層とを含む窒化物系半導体発光素子であって、前記n型窒化物系半導体層上方に位置する光取り出し面に凹凸が形成されていることを特徴とする窒化物系半導体発光素子。

【請求項2】 窒化シリコン、酸化インジウム、酸化ネオジム、酸化ジルコニウム、酸化チタン、酸化セリウムおよび酸化ビスマスの群からなるいずれか1種からなる高屈折率膜が前記n型窒化物系半導体層上に形成されており、前記高屈折率膜の上面が前記光取り出し面であることを特徴とする請求項1に記載の窒化物系半導体発光素子。

【請求項3】  $\text{In}_a\text{Ga}_{1-a}\text{N}$  ( $0 < a \leq 1$ ) で表わされる窒化物系半導体層が前記n型窒化物系半導体層上に形成されており、前記窒化物系半導体層の上面が前記光取り出し面であることを特徴とする請求項1に記載の窒化物系半導体発光素子。

【請求項4】 前記窒化物系半導体層の最大厚みが200～800nmの範囲内にあることを特徴とする請求項3に記載の窒化物系半導体発光素子。

【請求項5】 シリコンがドーパされた  $\text{In}_a\text{Ga}_{1-a}\text{N}$  ( $0 < a \leq 1$ ) で表わされる窒化物系半導体層が前記n型窒化物系半導体層上に形成されており、この窒化物系半導体層の上面が前記光取り出し面であって、この窒化物系半導体層中に含まれるシリコン濃度が  $5 \times 10^{20} \sim 5 \times 10^{21} \text{ cm}^{-3}$  の範囲内にあることを特徴とする請求項1に記載の窒化物系半導体発光素子。

【請求項6】 前記支持基板はニッケルメッキによって形成されており、前記反射層はp型用電極であることを特徴とする請求項1から5のいずれかに記載の窒化物系半導体発光素子。

【請求項7】 請求項1に記載の窒化物系半導体発光素子の製造方法であって、シリコン基板を用意し、このシリコン基板上方にn型窒化物系半導体層、発光層およびp型窒化物系半導体層を順次積層する工程と、p型窒化物系半導体層上に反射層を形成し、この反射層上に支持基板を形成する工程と、前記支持基板を用いてウエハを反転させる工程と、前記シリコン基板を除去する工程と、前記n型窒化物系半導体層上方に、凹凸を有する光取り出し面を形成する工程とを含むことを特徴とする窒化物系半導体発光素子の製造方法。

【請求項8】 前記光取り出し面の凹凸は、前記n型窒化物系半導体層を再成長させることにより形成されることを特徴とする請求項7に記載の窒化物系半導体発光素子の製造方法。

【請求項9】 前記光取り出し面の凹凸は、前記n型窒化物系半導体層を研磨することにより形成されることを特徴とする請求項7に記載の窒化物系半導体発光素子の

製造方法。

【請求項10】 前記光取り出し面の凹凸は、前記n型窒化物系半導体層を部分的にエッチングすることにより形成されることを特徴とする請求項7に記載の窒化物系半導体発光素子の製造方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は一般式  $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$  ( $x+y+z=1$ ,  $0 \leq x \leq 1$ ,  $0 \leq y \leq 1$  および  $0 \leq z \leq 1$ ) で表わされる窒化物系半導体を用いた窒化物系半導体発光素子およびその製造方法に関する。

【0002】

【従来の技術】従来の窒化物系半導体発光素子は、サファイア基板上に窒化物系半導体層を積層して作製されるものがほとんどであった。しかし、近年ではサファイア基板に比べ安価でかつ大面積のシリコン(Si)基板が発光素子の製造コスト低減の観点から用いられることも多くなってきている。

【0003】図12にSi基板を用いた従来の窒化物系半導体発光素子の模式的な斜視図を示す。この窒化物系半導体発光素子はSi基板100上にAlNバッファ層101、n型GaN層102、InGaN発光層103、p型AlGaNキャリアブロック層104およびp型GaNコンタクト層105が順次積層されており、p型GaNコンタクト層105上には透光性電極106が形成され、n型GaN層102上にはn型用の電極107が形成されている。さらに、透光性電極106上にはp型用パッド電極108が形成され、n型用の電極107上にはn型用パッド電極109が形成されている。

【0004】しかし、この窒化物系半導体発光素子のInGaN発光層103から放射された光のうちSi基板100方向へ向かった光はSi基板100によって吸収されるため、InGaN発光層103から放射された光の外部取り出し効率が低下するという問題があった。

【0005】また、Si基板100上に金属等の反射膜を形成することによりSi基板100に光が入射するのを防止して、サファイア基板を用いた場合のように半導体発光素子側面から光を取り出す方法も考えられる。しかし、窒化物系半導体層間の熱膨張係数差から生じる窒化物系半導体層のクラックのため、窒化物系半導体層を厚く形成することができず、発光層から出た光が透過し取り出される部位としての窒化物系半導体層の側面から光を取り出すことによって光の外部取り出し効率を向上させることができないという問題があった。

【0006】これらの問題を解決するため、特開2000-196152公報にはp型GaN半導体層に凹凸を作製した発光素子およびp型GaN半導体層上に形成された透明電極を介して表面に凹凸を有する光取り出し層が設置された発光素子が開示されている。しかし、凹凸

を設けるためp型GaN半導体層の膜厚を厚くした場合にはp型GaN半導体層に多くのクラックが生じ、素子の駆動電圧が増大してしまうという問題があった。これは、高温でp型GaN半導体層を成長させ、成長後に室温まで温度を戻した場合にはp型GaN半導体層に引っ張り応力が加わることでクラックが生じ、さらにp型GaN半導体層の膜厚が厚いことからクラックがより生じやすくなったものと推測される。また、p型GaN半導体層は本質的に低抵抗となりにくく、さらに膜厚も厚いためより低抵抗となりにくいことから素子の駆動電圧がさらに増大するという問題があった。また、p型GaN半導体層上に透明電極を形成した場合でも、p型GaN半導体層と透明電極との間のオーミック特性が悪く、接触抵抗が高くなることから素子の駆動電圧が増大してしまうという問題があった。

【0007】

【発明が解決しようとする課題】上記事情に鑑みて本発明は、発光層から放射された光の外部取り出し効率を向上させることができ、かつ素子の駆動電圧を低減させることのできる窒化物系半導体発光素子およびその製造方法を提供することを目的とする。

【0008】

【課題を解決するための手段】上記目的を達成するため、本発明は、支持基板上に形成された反射層と反射層上方に順次積層されたp型窒化物系半導体層、発光層およびn型窒化物系半導体層とを含む窒化物系半導体発光素子であって、上記n型窒化物系半導体層上方に位置する光取り出し面に凹凸が形成されている窒化物系半導体発光素子であることを特徴とする。

【0009】ここで、本発明の窒化物系半導体発光素子においては、窒化シリコン( $\text{Si}_3\text{N}_4$ )、酸化インジウム( $\text{In}_2\text{O}_3$ )、酸化ネオジム( $\text{Nd}_2\text{O}_3$ )、酸化ジルコニウム( $\text{ZrO}_2$ )、酸化チタン( $\text{TiO}_2$ )、酸化セリウム( $\text{CeO}_2$ )および酸化ビスマス( $\text{Bi}_2\text{O}_3$ )の群からなるいずれか1種からなる高屈折率膜が上記n型窒化物系半導体層上に形成されており、上記高屈折率膜の上面が上記光取り出し面であることが好ましい。

【0010】また、本発明の窒化物系半導体発光素子においては、 $\text{In}_a\text{Ga}_{1-a}\text{N}$  ( $0 < a \leq 1$ ) で表わされる窒化物系半導体層が上記n型窒化物系半導体層上に形成されており、上記窒化物系半導体層の上面が上記光取り出し面であることが好ましい。

【0011】また、本発明の窒化物系半導体発光素子においては、上記窒化物系半導体層の最大厚みが200～800nmの範囲内にあることが好ましい。

【0012】また、本発明の窒化物系半導体発光素子においては、Siがドーパされた $\text{In}_a\text{Ga}_{1-a}\text{N}$  ( $0 < a \leq 1$ ) で表わされる窒化物系半導体層が上記n型窒化物系半導体層上に形成されており、この窒化物系半導体層の上面が上記光取り出し面であって、この窒化物系半導

体層中に含まれるSi濃度が $5 \times 10^{20} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の範囲内にあることが好ましい。

【0013】また、本発明の窒化物系半導体発光素子においては、上記支持基板はニッケル(Ni)メッキによって形成されており、上記反射層はp型用電極であることが好ましい。

【0014】さらに、本発明は、上記窒化物系半導体発光素子の製造方法であって、Si基板を用意し、このSi基板上方にn型窒化物系半導体層、発光層およびp型窒化物系半導体層を順次積層する工程と、p型窒化物系半導体層上に反射層を形成し、この反射層上に支持基板を形成する工程と、上記支持基板を用いてウエハを反転させる工程と、上記Si基板を除去する工程と、上記n型窒化物系半導体層上方に、凹凸を有する光取り出し面を形成する工程とを含む窒化物系半導体発光素子の製造方法であることを特徴とする。

【0015】ここで、本発明の窒化物系半導体発光素子の製造方法においては、上記光取り出し面の凹凸は、上記n型窒化物系半導体層を再成長させることにより形成されることが好ましい。

【0016】また、本発明の窒化物系半導体発光素子の製造方法においては、上記光取り出し面の凹凸は、上記n型窒化物系半導体層を研磨することにより形成されることが好ましい。

【0017】また、本発明の窒化物系半導体発光素子の製造方法においては、上記光取り出し面の凹凸は、上記n型窒化物系半導体層を部分的にエッチングすることにより形成されることが好ましい。

【0018】

【発明の実施の形態】以下、本発明の実施の形態について説明する。

【0019】(光取り出し面)本発明の窒化物系半導体発光素子は、表面に凹凸を有する光取り出し面をn型窒化物系半導体層上方に設置することを特徴とする。すなわち、光取り出し面が平面である場合には、発光層から放射された光のうちで光取り出し面に対して臨界屈折角よりも大きい法線角度で入射した光は光取り出し面において全反射されることとなるが、光取り出し面に凹凸を設けることによってこれらの光も外部に取り出し得るため、光の外部取り出し効率を向上させ得ることとなる。

【0020】また、従来技術のようにp型窒化物系半導体層上面に凹凸を設ける場合には高抵抗であるp型窒化物系半導体層の膜厚を厚く形成するため直列抵抗が高くなり駆動電圧が上がる結果が得られた。しかし、本発明のように上記光取り出し面を低抵抗であるn型窒化物系半導体層上面に設置した場合にはn型窒化物系半導体層の膜厚を厚く形成してもn型窒化物系半導体層の導電性から素子の駆動電圧を低くすることができる。また、n型窒化物系半導体層上に透明電極層を設けた場合でも電気抵抗はそれほど増大しないため素子の駆動電圧は透明

電極層を設けなかった場合とほとんど変わらない。

【0021】また、光取り出し面はn型窒化物系半導体層の上面でもあり得るが、 $\text{Si}_3\text{N}_4$ 、 $\text{In}_2\text{O}_3$ 、 $\text{Nd}_2\text{O}_3$ 、 $\text{ZrO}_2$ 、 $\text{TiO}_2$ 、 $\text{CeO}_2$ および $\text{BiO}_3$ の群からなるいずれか1種からなる高屈折率膜を上記n型窒化物系半導体層上に形成し、この高屈折率膜の上面を光取り出し面とすることもできる。高屈折率膜はn型窒化物系半導体層よりも臨界屈折率が小さいことからより多くの光を外部に取り出すことができ得るため光の外部取り出し効率の向上を図り得る。また、n型窒化物系半導体層を直接加工する必要がないため、光取り出し面をn型窒化物系半導体層の上面とした場合と同等またはそれ以上の素子の駆動電圧の低減も図ることができ得る。

【0022】また、 $\text{In}_a\text{Ga}_{1-a}\text{N}$  ( $0 < a \leq 1$ ) で表わされる窒化物系半導体層を上記n型窒化物系半導体層上に形成し、この窒化物系半導体層の上面を光取り出し面とすることもできる。 $\text{In}_a\text{Ga}_{1-a}\text{N}$ 層はGaN層よりも屈折率が小さいことから光の外部取り出し効率をより向上させ得る。また、 $\text{In}_a\text{Ga}_{1-a}\text{N}$ 層はGaN層よりも結晶性が低いことから凹凸の作製がより容易となり得る。

【0023】ここで、上記 $\text{In}_a\text{Ga}_{1-a}\text{N}$  ( $0 < a \leq 1$ ) で表わされる窒化物系半導体層の最大厚みが200～800nmの範囲内にあることが好ましい。光の外部取り出し効率を向上させるためには発光層から放射される光の波長と同程度の膜厚が必要であり、上記窒化物系半導体層内部での屈折率で発光波長を割った程度の大きさ以上の凹凸が必要であることを考慮すると上記層の最大厚みが200～800nmの範囲内にあることが好ましいからである。なお、上記層の最大厚みが200nmよりも薄いとき光が全反射しやすくなるため光の外部取り出し効率が低減する傾向にあり、また800nmよりも厚いと上記層の再成長による歪みから、クラックの発生が生じ、n、p間でのリーク電流が生じ、発光効率の低下が見られる傾向にある。

【0024】また、Siがドーパされた $\text{In}_a\text{Ga}_{1-a}\text{N}$  ( $0 < a \leq 1$ ) で表わされる窒化物系半導体層が上記n型窒化物系半導体層上に形成されており、この窒化物系半導体層の上面が光取り出し面であって、この窒化物系半導体層中に含まれるSi濃度が $5 \times 10^{20} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の範囲内にあることが好ましい。この場合にも光の外部取り出し効率をより向上させ得る。また、上記Si濃度が $5 \times 10^{20} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の範囲内にある場合には、光取り出し面をピラミッド状に形成することがより容易となる。また、上記Si濃度が $5 \times 10^{20} \text{ cm}^{-3}$ 未満であるとピラミッド状の凹凸を形成しにくく、上記Si濃度が $5 \times 10^{21} \text{ cm}^{-3}$ よりも大きいと結晶成長が起こりにくく、成膜することができなくなる場合がある。

【0025】また、凹凸が形成された光取り出し面上に

はAl、Ti、Zr、Hf、V、NbおよびITOの群から選ばれるいずれか1種の金属からなる透光性電極を設置することができる。この場合には素子に注入される電流を素子内においてより広げることができる。

【0026】(凹凸) 光取り出し面に形成される凹凸の形状および個数は特に限定されないが、凹凸の形態としては、たとえば光取り出し面にクレータのような無数の穴が形成されている形態、光取り出し面がかまぼこ状に突起している形態、光取り出し面上に間隔を開けて三角柱が形成されたピラミッド状に突起している形態または光取り出し面上に間隔を開けずに連続して三角柱が形成されたプリズム状に突起している形態等がある。

【0027】この凹凸の作製方法としては、たとえばn型窒化物系半導体層を成長させた後に成長温度、ガス導入量および成長速度を適宜調節してn型窒化物系半導体層を再成長させる方法、n型窒化物系半導体層上に $\text{SiO}_2$ 、 $\text{Si}_3\text{N}_4$ 等のマスクを形成して選択的にn型窒化物系半導体層を再成長させる方法、ダイヤモンド粒またはアルミナ粒を用いてn型窒化物系半導体層を研磨する方法等がある。

【0028】また他の作製方法としては、たとえばダイヤモンド粒またはアルミナ粒等の粒体を塗布してRIE法によってn型窒化物系半導体層を部分的にエッチングする方法、またはn型窒化物系半導体層上にマスクパターンを形成した後熱処理を行ない、このマスクをRIE法を用いて垂直にエッチングする方法等がある。また、マスクが形成されていない部分を1μm程度のストライプ状の幅とした場合には、エッチング条件をコントロールすることでテーパーからなる凹凸構造を作製することも可能である。またこれらの熱処理およびエッチング条件のコントロールの双方を行なうことで、かまぼこ形状の光取り出し面とテーパーからなる凹凸構造を作製することも可能となる。なお、テーパーとはV字状の溝のことである。

【0029】(支持基板) 本発明に用いられる支持基板の材質は特に限定されないが、たとえばNiに代表される金属メッキ、Au、AuおよびSnからなる合金、導電性を有するSi、GaAs、GaP、InP等の半導体基板を支持基板としてPdおよびInからなる接着金属により融着することも可能である。なかでも、支持基板はNiメッキにより形成されていることが好ましい。この場合には支持基板を安価に作製することができる。

【0030】(反射層) 本発明に用いられる反射層は、光の取りだし面から効率よく光を取り出す観点からは、反射層に最も反射率が高い材料であるAgを用いることが好ましい。

【0031】また、素子の駆動電圧を低減させる観点からは、反射層はp型窒化物系半導体層とオーミック接触をとるp型用電極であることが好ましい。ここで、p型用電極となる反射層の材質としては、たとえばPd、N

i、Ag等を用いることができるが、なかでもPdを用いることが好ましい。これらの材質は通常用いる駆動電流20mAでの駆動電圧に関し大きな差はないが、Pdを用いた場合にはわずかではあるが素子の駆動電圧をより低減させることができる。

【0032】したがって、反射層はPdの上にAuを蒸着したp型用電極またはAgの上にAuを蒸着したp型用電極であることがさらに好ましく、Pd/Ag/Auからなる光の反射を兼ね備えたp型用電極であることが最も好ましい。

【0033】(p型窒化物系半導体層) 本発明に用いられるp型窒化物系半導体層の材質としては、一般式 $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$  ( $x+y+z=1$ ,  $0\leq x\leq 1$ ,  $0\leq y\leq 1$ および $0\leq z\leq 1$ ) で表わされる窒化物系半導体にp型のドーパントが注入されたものが用いられる。ここで、p型のドーパントとしては、従来から公知の材料を用いることができ、たとえばMg、Zn、CdまたはBe等の1種類以上が用いられ得る。

【0034】(発光層) 本発明に用いられる発光層の材質としては、たとえば一般式 $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$  ( $x+y+z=1$ ,  $0\leq x\leq 1$ ,  $0\leq y\leq 1$ および $0\leq z\leq 1$ ) で表わされる窒化物系半導体が用いられ得る。また本発明に用いられる発光層は、MQW(多重量子井戸) 発光層またはSQW(単一量子井戸) 発光層のいずれであってもよい。なお、発光層を $\text{InGaAlN}$ 、 $\text{GaAsN}$ 、 $\text{GaInAsN}$ 、 $\text{GaPN}$ 、 $\text{GaInPN}$ 等のV族元素として主にNを含むIII-V族窒化物系半導体としても、本発明の効果が同様に得られる。

【0035】(n型窒化物系半導体層) 本発明に用いられるn型窒化物系半導体層の材質としては、一般式 $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$  ( $x+y+z=1$ ,  $0\leq x\leq 1$ ,  $0\leq y\leq 1$ および $0\leq z\leq 1$ ) で表わされる窒化物系半導体にn型のドーパントが注入されたものが用いられる。ここで、n型のドーパントには従来から公知の材料を用いることができ、たとえばSi、O、Cl、S、CまたはGe等の1種類以上が用いられ得る。

【0036】(製造方法) 本発明の窒化物系半導体発光素子の製造方法は、Si基板を用意し、このSi基板上方にn型窒化物系半導体層、発光層およびp型窒化物系半導体層を順次積層する工程と、p型窒化物系半導体層上に反射層を形成し、この反射層上に支持基板を形成する工程と、上記支持基板を用いてウエハを反転させる工程と、上記Si基板を除去する工程と、上記n型窒化物系半導体層上方に表面に凹凸を有する光取り出し面を形成する工程とを含んでいる。

【0037】従来技術においてはp型窒化物系半導体層上方に凹凸が設けられている。しかし、本発明においては、Si基板上にn型窒化物系半導体層、発光層およびp型窒化物系半導体層をこの順で積層した後にp型窒化物系半導体層に支持基板を設置してこれを用いてウエハ

を反転させ、その後Si基板を除去することによってn型窒化物系半導体層上方に凹凸を有する光取り出し面を形成することができるようにした点に特徴がある。

【0038】したがって、本発明の製造方法を用いて窒化物系半導体発光素子を作製した場合には、上述したようにn型窒化物系半導体層を凹凸面の形成のため膜厚を厚く形成しても素子の駆動電圧を従来技術よりも大幅に低減することができ、また支持基板が電極の代わりも果たすため、発光素子の上下電極構造を容易に作製することができることから、発光素子のコンパクト化もより容易に図ることができることとなる。

【0039】なお、上記窒化物系半導体層の積層は従来から公知の方法を用いることができ、たとえばLPE法(液相エピタキシー法)、VPE法(気相エピタキシー法)、MOCVD法(有機金属気相成長法)、MBE法(分子線エピタキシー法)、ガスソースMBE法またはこれらの方法を組み合わせた方法等を用いることができる。また、反射層、支持基板または電極の形成方法としては、たとえば真空蒸着法、スパッタリング法、電解メッキ法、無電解メッキ法またはこれらの方法を組み合わせた方法等を用いることができる。

【0040】

【実施例】以下、実施例を用いて本発明をより詳細に説明するが、本発明はこれに限定されるものではない。

【0041】(実施例1) 図1に本発明の実施例1の窒化物系半導体発光素子の模式的な斜視図を示す。本実施例の窒化物系半導体発光素子は、電極を兼ねたNiメッキからなる支持基板11上にp型用電極12が形成され、p型用電極12上にp型GaNクラッド層13、p型AlGaInNキャリアブロック層14、 $\text{In}_x\text{Ga}_{1-x}\text{N}$ からなる発光層15、Siドーパ型 $\text{In}_{0.03}\text{Ga}_{0.97}\text{N}$ クラッド層16、Siドーパ型 $\text{In}_{0.1}\text{Ga}_{0.9}\text{N}$ 層17およびSiドーパ型GaN層クラッド層18が順次積層されている。また、n型GaNクラッド層18の上面には、再成長を行なうことで作製した凹凸を有するn型GaN光取り出し層19が形成されており、n型GaN光取り出し層19の一部にn型用電極110、n型用ボンディング電極111が形成されている。

【0042】以下に、図2および図3を用いて、本実施例の窒化物系半導体発光素子の製造方法について説明する。まず、1°程度わずかにオフしたSi(111)基板10を、有機洗浄さらには5%HF水溶液で1分洗浄した後、MOCVD装置内に導入し、水素( $\text{H}_2$ )雰囲気の中で、約900℃の高温でクリーニングを行なう。

【0043】次に、キャリアガスとして $\text{H}_2$ を10L/minの割合で装置内に流しながら、1200℃で $\text{NH}_3$ を5L/minの割合で、トリメチルアルミニウム(TMA)を20μmol/minの割合で装置内に導入して、図2に示すようにSi基板10上に200nm

の厚みのAlNバッファ層112を成長させる。

【0044】次に、キャリアガスとしてH<sub>2</sub>を10L/minの割合で装置内に流しながら、1150℃でNH<sub>3</sub>を5L/minの割合で、TMAを20μmol/minの割合で、トリメチルガリウム(TMG)を20μmol/minの割合でそれぞれ装置内に導入して150nmの厚みのSiドーピングを行なったAl<sub>0.5</sub>Ga<sub>0.5</sub>N層113を成長させる。

【0045】次に、キャリアガスとしてH<sub>2</sub>を10L/minの割合で装置内に流しながら、1150℃でNH<sub>3</sub>を5L/minの流量で、TMGを20μmol/minの割合で装置内に導入し、さらにSiH<sub>4</sub>ガスを導入して、1μmの厚みのSiドーピングを行なったn型Ga<sub>0.5</sub>N層118を成長させる。

【0046】次に、成長温度を910℃に降温し、TMGを20μmol/minの割合で、トリメチルインジウム(TMI)を20μmol/minの割合で装置内に導入し、300nmの厚さのSiドーピングIn<sub>0.1</sub>Ga<sub>0.9</sub>N層117を成長させる。

【0047】次に、TMIの装置内への導入量を約5μmol/minに減らすことで、20nmの厚さのSiドーピングIn<sub>0.03</sub>Ga<sub>0.97</sub>Nクラッド層116を成長させる。

【0048】次に、基板温度を760℃まで降温し、TMIを6.5μmol/min、TMGを2.8μmol/minの割合で装置内に導入し、In<sub>0.18</sub>Ga<sub>0.82</sub>Nよりなる3nm厚の井戸層を成長させる。その後再び、850℃まで昇温し、TMGを14μmol/min装置内に導入してGa<sub>0.5</sub>Nよりなる障壁層を成長させる。同様に井戸層、障壁層の成長を繰り返して、4ペアからなる多重量子井戸(MQW)のInGa<sub>0.5</sub>Nからなる発光層115を成長させる。ここでIn<sub>x</sub>Ga<sub>1-x</sub>N発光層はIn<sub>x</sub>Ga<sub>1-x</sub>Nの組成xを変えることにより、バンド間発光の波長を紫外から赤色まで発光させることができるが、本実施例では青色で発光するものとした。

【0049】上記発光層115の成長が終了した後、最後の障壁層と同じ温度で、TMGを11μmol/min、TMAを1.1μmol/min、TMIを40μmol/min、p型ドーピング原料ガスであるビスシクロペンタジエニルマグネシウム(Cp<sub>2</sub>Mg)を10nmol/minの割合で装置内に導入し、50nm厚のMgをドーピングしたAl<sub>0.20</sub>Ga<sub>0.75</sub>In<sub>0.05</sub>N層からなるp型キャリアブロック層114を成長させる。このp型キャリアブロック層114の成長が終了すると、1000℃に昇温した後、TMAの装置内への導入を停止し、100nm厚のMgをドーピングしたGa<sub>0.5</sub>N層からなるp型クラッド層113の成長を行なう。

【0050】上述のようにして窒化物系半導体層の成長が終了すると、TMG、及びCp<sub>2</sub>Mgの供給を停止した後、このウエハを室温まで冷却し、MOCVD装置よ

り取り出す。

【0051】次に、電子ビーム(EB)蒸着装置を用い、p型クラッド層113上にp型用電極112としてPdを5nmの膜厚で蒸着した後、Au金属を500nm蒸着する。その後、電解メッキ法によりp型用電極112上にNiメッキを100μm形成して支持基板11とする。

【0052】次に、図3に示すように、支持基板11を用いてウエハを反転させ、Si基板10をHFおよびHNO<sub>3</sub>からなるエッチャントでエッチングをすることにより除去し、AlNバッファ層112およびAl<sub>0.5</sub>Ga<sub>0.5</sub>N層113をRIE法(反応性イオンエッチング法)により除去する。

【0053】そして、Si基板等を除去したウエハをMOCVD装置にセッティングした後、H<sub>2</sub>雰囲気下で、約1000℃の高温で一旦表面ダメージ層や酸化層の除去することで、ウエハ表面のクリーニングを行なう。

【0054】その後、キャリアガスとしてH<sub>2</sub>を10L/minの割合で流しながら、900℃でNH<sub>3</sub>を5L/minの割合で、TMGを50μmol/minの割合で、さらにはn型用のSiのドーパントガスとしてSiH<sub>4</sub>をそれぞれ装置内に導入し、最大厚みが400nmのn型Ga<sub>0.5</sub>Nからなる凹凸構造を有した光取り出し層119を成長させる。900℃においては、光取り出し層119の成長速度を上げること、若しくはNH<sub>3</sub>ガスの導入量を下げることで、無数の穴を有した凹凸構造の光取り出し層119の作製が可能となる。

【0055】これら上記の手法で凹凸を形成した窒化物系半導体発光素子上の一部に、n電極110、ボンディング電極111を形成し、最後にその基板をダイシング装置で一辺300μm角に分割して本実施例の窒化物系半導体発光素子が完成する。

【0056】上述したように、加工性の高いSi基板上に、窒化物系半導体発光素子をエピタキシャル成長させ、p型Ga<sub>0.5</sub>N側に反射率の高い電極を設けた後、支持基板11を用いて反転し、n型Ga<sub>0.5</sub>N層側に同じ窒化物結晶からなる凹凸を設けることによって、光の外部取り出し効率が高く、かつ電気伝導性にも支障のない、高輝度の窒化物系半導体発光素子を作製することができる。

【0057】(実施例2)図4に本発明の実施例2の窒化物系半導体発光素子の模式的な斜視図を示す。本実施例の窒化物系半導体発光素子は、凹凸を有するn型Ga<sub>0.5</sub>N光取り出し層219の上面にAlからなる透光性電極層213が蒸着法により形成されていることを特徴とする。

【0058】本実施例の窒化物系半導体発光素子は、電極を兼ねたNiメッキからなる支持基板21上にp型用電極22が形成され、p型用電極22上にp型Ga<sub>0.5</sub>Nクラッド層23、p型AlGaInNキャリアブロック層24、In<sub>x</sub>Ga<sub>1-x</sub>Nからなる発光層25、Siドーパ

n型 $\text{In}_{0.03}\text{Ga}_{0.97}\text{N}$ クラッド層26、Siドープn型 $\text{In}_{0.1}\text{Ga}_{0.9}\text{N}$ 層27およびSiドープn型Ga $\text{N}$ 層クラッド層28が順次積層されている。そして、n型Ga $\text{N}$ クラッド層28の上面には、再成長を行なうことで作製した凹凸を有するn型Ga $\text{N}$ 光取り出し層29が形成されている。

【0059】さらに、実施例2の窒化物系半導体発光素子においては、凹凸を有するn型Ga $\text{N}$ 光取り出し層29の上面にAlからなる透光性電極層213が蒸着法により形成されており、透光性電極層213の上面の一部にn型用電極210、n型用ボンディング電極211が形成されている。上述した本実施例においても、光の外部取り出し効率が高く駆動電圧の低い、高輝度の窒化物系半導体発光素子を作製することができる。その他は実施例1と同様である。

【0060】(実施例3)図5に本発明の実施例3の窒化物系半導体発光素子の模式的な斜視図を示す。本実施例の窒化物系半導体発光素子は、Siドープn型Ga $\text{N}$ 層クラッド層38の上面には $\text{SiO}_2$ からなるマスク314が形成されており、選択的に成長されたn型Ga $\text{N}$ 光取り出し層39にピラミッド状の光取り出し面39aが形成されていることを特徴とする。

【0061】本実施例の窒化物系半導体発光素子は、電極を兼ねたNiメッキからなる支持基板31上にp型用電極32が形成され、p型用電極32上にp型Ga $\text{N}$ クラッド層33、p型AlGaInNキャリアブロック層34、 $\text{In}_x\text{Ga}_{1-x}\text{N}$ からなる発光層35、Siドープn型 $\text{In}_{0.03}\text{Ga}_{0.97}\text{N}$ クラッド層36、Siドープn型 $\text{In}_{0.1}\text{Ga}_{0.9}\text{N}$ 層37およびSiドープn型Ga $\text{N}$ 層クラッド層38が順次積層されている。また、n型Ga $\text{N}$ クラッド層38の上面には再成長を行なうことで作製した凹凸を有するn型Ga $\text{N}$ 光取り出し層39が形成されている。n型Ga $\text{N}$ 光取り出し層39の一部にn型用電極310、n型用ボンディング電極311が形成されている。さらに、n型Ga $\text{N}$ 層クラッド層38の上面には $\text{SiO}_2$ からなるマスク314が形成されており、選択的に成長されたn型Ga $\text{N}$ 光取り出し層39にピラミッド状の光取り出し面39aが形成されている。上述した本実施例においても、光の外部取り出し効率が高く駆動電圧の低い、高輝度の窒化物系半導体発光素子を作製することができる。その他は実施例1と同様である。

【0062】(実施例4)図6に本発明の実施例4の窒化物系半導体発光素子の模式的な斜視図を示す。実施例4の窒化物系半導体発光素子においてはn型Ga $\text{N}$ 光取り出し層49にかまぼこ状の光取り出し面49aが形成されており、光取り出し面49aの間はテーパ構造となっていることを特徴とする。

【0063】本実施例の窒化物系半導体発光素子は、電極を兼ねたNiメッキからなる支持基板41上にp型用電極42が形成され、p型用電極42上にp型Ga $\text{N}$ ク

ラッド層43、p型AlGaInNキャリアブロック層44、 $\text{In}_x\text{Ga}_{1-x}\text{N}$ からなる発光層45、Siドープn型 $\text{In}_{0.03}\text{Ga}_{0.97}\text{N}$ クラッド層46、Siドープn型 $\text{In}_{0.1}\text{Ga}_{0.9}\text{N}$ 層47およびSiドープn型Ga $\text{N}$ 層クラッド層48が順次積層されている。また、n型Ga $\text{N}$ クラッド層48の上面にはn型Ga $\text{N}$ 光取り出し層49が形成されている。n型Ga $\text{N}$ 光取り出し層49の一部にn型用の電極410、n型用ボンディング電極411が形成されている。さらに、n型Ga $\text{N}$ 光取り出し層49にはかまぼこ状の光取り出し面49aが形成されており、光取り出し面49aの間はテーパ構造となっている。

【0064】このかまぼこ状の光取り出し面49aは以下のようにして作製される。まず、n型Ga $\text{N}$ クラッド層48上に幅約1 $\mu\text{m}$ のストライプからなるマスクパターンを形成した後、180℃で30分間熱処理を行なうことでマスクパターンをかまぼこ状の形に変形させる。そして、RIEを用いて垂直にエッチングすることによりかまぼこ状の形をn型Ga $\text{N}$ 光取り出し層49に転写して作製される。上述した本実施例においても、光の取り出し効率が高く駆動電圧の低い、高輝度の窒化物系半導体発光素子を作製することができる。その他は実施例1と同様である。

【0065】(実施例5)図7に本発明の実施例5の窒化物系半導体発光素子の模式的な斜視図を示す。本実施例の窒化物系半導体発光素子においてはn型Ga $\text{N}$ 光取り出し層59がプリズム状に形成されていることを特徴とする。

【0066】本実施例の窒化物系半導体発光素子は、電極を兼ねたNiメッキからなる支持基板51上にp型用電極52が形成され、p型用電極52上にp型Ga $\text{N}$ クラッド層53、p型Al $_{0.20}\text{Ga}_{0.75}\text{In}_{0.05}\text{N}$ キャリアブロック層54、発光層55およびSiドープn型Ga $\text{N}$ 層クラッド層58が順次積層されており、n型Ga $\text{N}$ クラッド層58の上面には再成長を行なうことで作製した凹凸を有するn型Ga $\text{N}$ 光取り出し層59がプリズム状に形成されている。このn型Ga $\text{N}$ 光取り出し層59の一部にn型用の電極510、n型用ボンディング電極511が形成されている。

【0067】以下に、本実施例の窒化物系半導体発光素子の製造方法について説明する。まず、図8(a)はSi基板20の(001)主面60と(111)ファセット面61の関係を示した図であり、図8(b)および図8(c)はSi基板20を7.3°オフした(001)面、(111)ファセット面61および(1-101)ファセット面70を有した窒化物半導体膜の関係を表した断面図および概念図である。

【0068】この図8(a)～(c)に示すように、(001)主面60より[01-1]軸のまわりで7.3°回転したSi基板20若しくは、この面から任意の



方向に $3^\circ$ 以内の範囲で傾いた面に対して、部分的に $\text{SiO}_2$  514によるマスクを施し、その $\text{SiO}_2$  514からなるマスクのない開口部分に対してエッチングを行なうことで、この(001)主面60となす角が $62^\circ$ となる(111)ファセット面61を持つ溝を形成し、その面に窒化物系半導体膜をエピタキシャル成長させることで、(1-101)ファセット面70を成長面としたGaN系半導体膜を得ることが可能である。

【0069】ここで用いたSi基板20は(001)主面60から $7.3^\circ$  [0-1-1]方向に傾けた、すなわち(001)主面60から[01-1]軸のまわりで $7.3^\circ$ 回転した主面60を持つものであり、これにより(1-101)ファセット面70はSi基板20の主面60とほぼ同じ面方位を持つことができる。なお、この面から任意の方向に $3^\circ$ 以内の範囲で傾いている場合でも(1-101)面を有する極めて平坦な面が得られる。

【0070】そこで、図9(a)、図9(b)、図9(c)および図9(d)の順に、次第に溝上にのみ窒化物系半導体膜の結晶成長を進行させ、できた連続膜の上に窒化物系半導体発光素子を形成させ、さらにその上にp型電極52およびNiメッキ51を支持基板として作製した後、Si基板20を除去することで、このSi基板20の(111)ファセット面61によって形成されたプリズム状の凹凸を有する光り取り出し面を用いた本実施例の窒化物系半導体発光素子を完成させることができる。

【0071】以下、具体的に説明すると、まず、上記で説明したSi基板20を洗浄し、その上に、スパッタもしくはCVDの技術を用い、図10(a)に示すように $\text{SiO}_2$ マスク514を100nm堆積させる。その後、フォトリソグラフの技術を行なうことで、部分的に $\text{SiO}_2$ マスク514をストライプ状に除去する。さらにそのウエハをバッファードフッ酸などの酸エッチング等によって、図10(b)に示すように(111)ファセット面61をもつ溝を形成する。この溝は、Si基板20の[01-1]方向に延伸したストライプ状の溝である。ここで、Si基板20の主面60と(111)ファセット面61となす角は約 $62^\circ$ である。次に、図10(c)に示すように(111)ファセット面61の対向面に $\text{SiO}_2$ マスク514aを形成する。

【0072】次に、Si基板20のファセット面61上にMOCVD(有機金属化学気相成長)法を用いて、以下の成長条件で窒化物半導体膜を成長させる。以下、具体的に説明する。

【0073】まず、上記で記したプロセスによって溝を形成したシリコン基板20をMOCVD装置内に導入し、 $\text{H}_2$ 雰囲気の中で、約1100℃の高温でクリーニングを行なう。

【0074】次に、キャリアガスとして $\text{H}_2$ を10L/

minの割合で流しながら、800℃で $\text{NH}_3$ を5L/minの割合で、TMAを10 $\mu\text{mol}/\text{min}$ の割合で、それぞれ装置内に導入して、図11(a)に示すように約50nmの厚みのAlNバッファ層120を成長させ、その後同じ温度で、TMAの供給を停止し、TMGを約20 $\mu\text{mol}/\text{min}$ の割合で、 $\text{SiH}_4$ ガスを0.05 $\mu\text{mol}/\text{min}$ の割合でそれぞれ装置内に導入し、約3 $\mu\text{m}$ の厚さのSiドープn型GaNクラッド層58を成長させる。

【0075】次に、TMA、TMI、TMGの供給を停止して、基板温度を760℃まで降温し、TMIを6.5 $\mu\text{mol}/\text{min}$ の割合で、TMGを2.8 $\mu\text{mol}/\text{min}$ の割合でそれぞれ装置内に導入し、 $\text{In}_{0.18}\text{Ga}_{0.82}\text{N}$ よりなる3nm厚の井戸層を成長する。その後再び、850℃まで昇温し、TMGを14 $\mu\text{mol}/\text{min}$ の割合で装置内に導入しGaNよりなる障壁層を成長する。同様に井戸層、障壁層の成長を繰り返して、図11(b)に示すように、4ペアからなる多重量子井戸(MQW)からなる発光層55を成長させる。

【0076】上記発光層の成長が終了した後、最後の障壁層と同じ温度で、TMGを11 $\mu\text{mol}/\text{min}$ の割合で、TMAを1.1 $\mu\text{mol}/\text{min}$ の割合で、TMIを40 $\mu\text{mol}/\text{min}$ の割合で、 $\text{Cp}_2\text{Mg}$ を10nmol/minの割合で装置内に流し、50nm厚のp型 $\text{Al}_{0.20}\text{Ga}_{0.75}\text{In}_{0.05}\text{N}$ キャリアブロック層54を成長させる。次にp型 $\text{Al}_{0.20}\text{Ga}_{0.75}\text{In}_{0.05}\text{N}$ キャリアブロック層54の成長が終了すると、同じ成長温度においてTMAの供給を停止し80nm厚のp型 $\text{In}_{0.1}\text{Ga}_{0.9}\text{N}$ クラッド層53の成長を行ない、図11(c)に示す段階で、発光素子構造の成長を終了する。その後、TMG、TMI及び $\text{Cp}_2\text{Mg}$ の供給を停止した後、室温まで冷却し、MOCVD装置より取り出す。

【0077】上記成長条件を用いてSi基板20上に作製した窒化物半導体発光素子上に、電子ビーム(EB)蒸着装置を用いて、p型用電極52を100nmの膜厚で蒸着する。このp型用電極52上に、Niメッキを100 $\mu\text{m}$ 施し、図11(d)に示すように半導体発光素子の支持基板51とした。

【0078】引き続き、n型GaNクラッド層58側のSi基板20をフッ酸系のエッチャントを用いてエッチングを行なうことで除去し、さらには、n型-GaN側の導電性を上げることを目的とし、AlNバッファ層120およびSi基板界面付近の結晶性の低い層をRIE装置を用いて除去してプリズム状の光取り出し層59を形成する。最後に光取り出し層59上に、部分的にn電極510およびボンディング電極511を形成し、できたウエハをダイシング装置で300 $\mu\text{m}$ 角に分割する。上述した本実施例においても、光の取り出し効率が高く駆動電圧の低い、高輝度の窒化物系半導体発光素子を作製することができる。

【0079】（比較例1）実施例1の窒化物系半導体発光素子の構成において、光取り出し面19を形成せずに、n型Ga<sub>0.99</sub>N層クラッド層18上に直接n型用電極110を設けた構成のものを比較例1の窒化物系半導体発光素子とした。

【0080】（比較例2）実施例1の窒化物系半導体発光素子の構成において、n型とp型とを入れ替えた構成のものを比較例2の窒化物系半導体発光素子とした。

|                 | 実施例 |     |     |     |     | 比較例 |     |
|-----------------|-----|-----|-----|-----|-----|-----|-----|
|                 | 1   | 2   | 3   | 4   | 5   | 1   | 2   |
| 駆動電圧<br>(V)     | 3.5 | 3.5 | 3.5 | 3.5 | 3.5 | 3.5 | 4.5 |
| 光取り出し<br>効率(mW) | 2.0 | 2.0 | 2.0 | 2.0 | 2.0 | 1.5 | 2.0 |

【0083】表1からもわかるように、実施例1～5の窒化物系半導体発光素子は比較例1の窒化物系半導体発光素子と駆動電圧は3.5Vで同等であるが、実施例1～5の窒化物系半導体発光素子の光取り出し効率は2.0mWであり、比較例1の窒化物系半導体発光素子の光取り出し効率は1.5mWであることから、実施例1～5の窒化物系半導体発光素子は比較例1の窒化物系半導体発光素子よりも光取り出し効率に優れていた。

【0084】また、実施例1～5の窒化物系半導体発光素子の駆動電圧は3.5Vであり、比較例2の窒化物系半導体発光素子の駆動電圧は4.5Vであることから、実施例1～5の窒化物系半導体発光素子は比較例2の窒化物系半導体発光素子よりも駆動電圧を低下させることができた。

【0085】今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0086】

【発明の効果】上述したように本発明によれば、加工性の高いSi基板上に、窒化物系半導体発光素子をエピタキシャル成長させ、p型窒化物系半導体層側に反射率の高い電極を設けた後、支持基板を用いてウエハを反転し、導電性の高いn型窒化物系半導体層側に凹凸を設けることによって、駆動電圧が低く、光の取り出し効率の高い高輝度の窒化物系半導体発光素子を作製することが可能となった。

【図面の簡単な説明】

【図1】 実施例1の窒化物系半導体発光素子の模式的な斜視図である。

【図2】 p型クラッド層形成後の実施例1の窒化物系半導体発光素子の模式的な斜視図である。

【図3】 Si基板除去後の実施例1の窒化物系半導体

【0081】（測定結果）実施例1～5および比較例1～2の窒化物系半導体発光素子の駆動電圧と光取り出し効率の測定を行なった。下記表1に実施例1～5および比較例1～2の窒化物系半導体発光素子の測定結果を示す。

【0082】

【表1】

発光素子の模式的な斜視図である。

【図4】 実施例2の窒化物系半導体発光素子の模式的な斜視図である。

【図5】 実施例3の窒化物系半導体発光素子の模式的な斜視図である。

【図6】 実施例4の窒化物系半導体発光素子の模式的な斜視図である。

【図7】 実施例5の窒化物系半導体発光素子の模式的な斜視図である。

【図8】 Si基板とファセット面との関係を示した模式的な概念図である。

【図9】 窒化物系半導体膜の結晶成長の進行を示した模式的な概念図である。

【図10】 Si基板の一部を除去してファセット面を形成する過程の一例を示した模式的な概念図である。

【図11】 実施例5の窒化物系半導体発光素子の作製過程の一例を示した模式的な概念図である。

【図12】 従来の窒化物系半導体発光素子の模式的な斜視図である。


【符号の説明】

11, 21, 31, 41, 51 支持基板、12, 22, 32, 42, 52 p型用電極、13, 23, 33, 43, 53 p型クラッド層、14, 24, 34, 44, 54 p型キャリアブロック層、15, 25, 35, 45, 55 発光層、16, 26, 36, 46 n型In<sub>0.03</sub>GaN<sub>0.97</sub>クラッド層、17, 27, 37, 47 n型In<sub>0.1</sub>Ga<sub>0.9</sub>N層、18, 28, 38, 48, 58 n型Ga<sub>0.99</sub>N層クラッド層、19, 29, 39, 49, 59 光取り出し層、39a, 49a 光取り出し面、110, 210, 310, 410, 510 n型用電極、111, 211, 311, 411, 511 n型用ボンディング電極、112, 101, 120 バッファ層、113 Al<sub>0.5</sub>Ga<sub>0.5</sub>N層、213 透光性電極層、314, 514, 514a マスク、10, 20, 100 Si基板、60 主面、61, 70 ファセット面、102 n型Ga<sub>0.99</sub>N層、103 I


A diagram of a multi-layered structure, possibly a stack of plates or a cross-section of a material. The layers are labeled on the right side with numbers: 10, 11, 12, 13, 14, 16, 17, and 18. The layers are stacked vertically, with 10 at the bottom and 18 at the top. The labels 11, 12, and 13 are grouped together, indicating they might represent a single layer or a specific region within a layer.

Fig. 4 is a cross-sectional view of a semiconductor device. It shows a substrate with multiple layers labeled 41 through 49. On top of the substrate, there is a series of raised structures, with one labeled 49a and another labeled 411. A label 410 points to the top surface of the substrate.


【図7】




【図9】




【図8】




【図10】



【図11】



【図12】



フロントページの続き

(72)発明者 筆田 麻祐子  
大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

(72)発明者 木村 大覚  
大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

Fターム(参考) 5F041 AA03 AA24 CA05 CA23 CA33  
CA34 CA40 CA65 CA74 CA82  
CA92 CB15

5F045 AA04 AB09 AB14 AB17 AB18  
AC01 AC09 AC12 AD11 AD12  
AD13 AD14 AD15 AF03 AF04  
AF05 CA11 DA52 HA04